Anotações & Informações | Fim pág | Voltar |

Eletrônica Digital XXXII

| Índice do grupo | Página anterior | Próxima página |

Tópicos: Memórias Dinâmicas - Introdução | Célula Básica DRAM | Leitura e Escrita na Célula DRAM | Exemplo 1: memória 4M x 4 | Exemplo 2: hierarquia de memórias |

1) Memórias Dinâmicas - Introdução

(Topo | Fim pág)

A evolução das máquinas digitais tem exigido capacidades cada vez maiores das memórias principais, as conhecidas RAM das placas-mãe de computadores. Conforme visto em páginas anteriores, as memórias estáticas precisam de seis componentes ativos (transistores) por bit armazenado. As memórias dinâmicas usam menos componentes. O nome é devido ao modo de operação. Desde que são de acesso aleatório (RAM), é comum a denominação com sigla inglesa DRAM (dynamic RAM). A organização básica de uma memória dinâmica em circuito integrado é a mesma da memória estática dada na página anterior. A Figura 1-I é repetição do diagrama.


Fig 1-I

Cada célula de memória (CM) armazena 1 bit de informação. O conjunto de células forma uma matriz. As linhas são denominadas linhas de palavras (word lines). A linha desejada é selecionada por um circuito que atribui nível lógico 1 para ela. Uma vez ativada (selecionada) determinada linha de palavra, as colunas de bits podem ser ativadas (sequencialmente ou simultaneamente) para ler ou gravar dados nas respectivas células de memória. Essa estrutura é um arranjo básico. Circuitos reais dispõem de outros blocos ou recursos para operação mais eficiente.


2) Célula Básica DRAM

(Topo | Fim pág)

A Figura 2-I apresenta o esquema de uma célula básica de memória dinâmica. Simplesmente um capacitor em série com um transistor nMOS que funciona como chave liga-desliga para as operações de escrita ou leitura: Capacitor carregado indica bit 1 armazenado e descarregado, bit 0 armazenado. Entretanto, a simplicidade tem contrapartida. Devido às dimensões pequenas dos elementos de um circuito integrado de alta densidade, os valores de capacitância são bastante baixos. Dados típicos estão na faixa de 20 a 50 fF ou menos (fF = femtofarad = 10−3 pF). E as correntes residuais de fuga estão na faixa de 20 pA.

Portanto, o conteúdo da célula se perde em pouco tempo e, para manter a integridade dos dados, as células DRAM precisam ser periodicamente lidas e restauradas por um circuito externo. Essa é a razão da qualificação dinâmica. É comum o emprego da palavra inglesa refresh para o processo de restauração (os termos atualização, renovação são também usados).


Fig 2-I

Para uma ideia de grandeza, considerando uma tensão inicial de 3 V e os valores anteriores de capacitância e corrente, o cálculo da descarga do capacitor para a metade da carga inicial resulta num tempo aproximado de 0,75 ms. Ou seja, o período entre sucessivas restaurações deve ser inferior a um milissegundo.

Apesar da necessidade de refresh, as memórias DRAM consomem menos energia e ocupam espaço físico muito menor que as SRAM (estáticas), considerando as mesmas capacidades. Por isso, são extensivamente usadas como memória principal dos computadores, onde o fator capacidade de armazenagem é fundamental. Considerando o modo de operação e a necessidade de restauração, pode-se concluir que as memórias DRAM são mais lentas que as SRAM, isto é, o tempo de leitura ou escrita é maior.


3) Leitura e Escrita na Célula DRAM

(Topo | Fim pág)

Considera-se, de forma similar às memórias estáticas, as capacitâncias parasitas CX das colunas de bits, que só têm influência na operação de leitura. Se a linha de palavra não é selecionada (W = 0), o transistor T1 não conduz. Nessa condição, o estado de C1 (carregado ou não) teoricamente não muda e o dado é mantido (sem considerar a descarga devido a correntes residuais conforme tópico anterior).


Fig 3-I

Na operação de escrita, a linha de palavra é selecionada (W = 1 ou em nível alto de tensão), fazendo T1 conduzir. A aplicação de nível alto (1) ou baixo (0) em X faz o capacitor carregar ou descarregar, armazenando o bit de informação.

Na operação de leitura, pode-se, por exemplo, carregar CX com uma tensão intermediária (Vcc/2). Se a linha de palavra é selecionada (W = 1), T1 conduz e o potencial em X aumenta se C1 estava carregado (valor 1) ou diminui se C1 estava descarregado (valor 0). Essas variações são detectadas por um amplificador que as converte em níveis lógicos (1 ou 0).

Nota-se que o processo de leitura é destrutivo e, portanto, há necessidade de restauração cada vez que a operação ocorre.


4) Exemplo 1: memória 4M x 4

(Topo | Fim pág)

A Figura 4-I dá exemplo da organização de uma memória DRAM de 16 megabytes. A matriz de células pode ser considerada similar à do terceiro tópico. Com 2048 linhas e 2048 colunas tem-se 2048 × 2048 = 4 194 304 células. Nota-se que ainda há o número 4, indicando um conjunto de 4 matrizes ou, em outros termos, que cada célula é um conjunto de 4 elementares, armazenando 4 bits. Em relação ao diagrama do primeiro tópico, isso significa que cada coluna tem, na realidade, 4 colunas de bits. E a capacidade total é dada então por: 4 194 304 × 4 = 16 777 216 bits. Nessa configuração, os circuitos de seleção de coluna e de leitura e escrita devem ser projetados para operar com 4 células por vez.


Fig 4-I

É comum o uso dos mesmos terminais para os endereços de linhas e de colunas (A0 a A10). Assim, deve haver pequenas memórias (buffers) para armazenagem temporária dos valores. Situação similar ocorre com a entrada e saída de dados (D0, D1, D2, D3), que partilham o mesmo caminho.

O bloco de controle e temporização administra a restauração (refresh) e a entrada e saída de dados. O significado das entradas é dado a seguir.

RAS (Row Address Select): indica seleção de linha.

CAS (Column Address Select): indica seleção de coluna.

WE (Write Enable): determina operação de escrita ou leitura.

OE (Output Enable): habilita a saída para que o dado só fique disponível quando necessário.


5) Exemplo 2: hierarquia de memórias

(Topo | Fim pág)

A Figura 5-I procura dar uma ideia das memórias usadas nos microcomputadores usuais. Não estão incluídas as memórias de inicialização (BIOS) por serem tipos não comentados até esta página. Os registradores da CPU são memórias bastante rápidas e de pequena capacidade que armazenam o endereço da instrução em execução e outras informações. Trabalham em conjunto com as operações lógicas e aritméticas. Na prática, pode-se dizer que qualquer operação da CPU passa por eles.


Fig 5-I

As memórias de cache armazenam as operações mais comuns, evitando ocupação desnecessária da CPU. Têm significativa influência no desempenho. A maioria dos processadores têm duas internas, designadas por níveis L1 e L2 (do inglês level). Alguns têm um terceiro nível (L3) externo.

A memória principal, muitas vezes denominada simplesmente RAM, é quase sempre do tipo dinâmica, DRAM, objeto desta página.

Por fim, programas e dados são armazenados em memórias não voláteis de discos magnéticos (discos rígidos e outros), fitas magnéticas, discos óticos (CDs, DVDs). São os tipos de maior capacidade e de menor custo por unidade memorizada, mas são os mais lentos porque dependem de acionamentos mecânicos.
Referências
Brophy, James J. Basic Electronics for Scientists. USA: McGraw-Hill, 1977.
U. S. Navy. Basic Electronics. Hemus, 1976.

Topo | Rev: Dez/2007