Anotações & Informações | Índice | Fim pág | Voltar |


Eletrônica Digital XXXI

| Índice do grupo | Página anterior | Próxima página |

Tópicos: Transistores nMOS e pMOS | Estrutura Básica de uma Memória em CI | Célula de Memória: princípio de operação | Célula de Memória: circuito básico CMOS | Célula SRAM: leitura e escrita |

As memórias estáticas já vistas usam, em cada célula elementar, um flip-flop e outros quatro blocos lógicos. Isso implica, na prática, um número relativamente alto de componentes por bit armazenado. Nesta página são dadas informações sobre a configuração e circuitos reais, usados nos dispositivos integrados, que procuram minimizar o número de componentes e, assim, aumentar a capacidade de armazenamento.


1) Transistores nMOS e pMOS

(Topo | Fim pág)

CMOS (complementary metal oxide semiconductor) é a tecnologia padrão dos circuitos integrados lógicos atuais. Os componentes ativos básicos são transistores de efeito de campo de canal N (nMOS) e de canal P (pMOS). Símbolos conforme Figura 1-I (a).


Fig 1-I

Esses transistores operam de forma complementar, isto é, considerando tensão positiva Vcc como nível lógico alto (1) e 0 V como nível zero, o nMOS conduz se a porta tem nível 1 e não conduz se a porta tem nível 0. E o inverso ocorre para o tipo pMOS. A parte (b) da figura dá o circuito de um inversor lógico.

Obs: conforme já comentado em outras páginas, quando se diz que Vcc é nível 1 e 0 V é nível 0, subentendem-se faixas de valores. Exemplo: 3 a 5,5 V para 1 e 0 a 1,0 V para 0.


2) Estrutura Básica de uma Memória em CI

(Topo | Fim pág)

A Figura 2-I dá um arranjo típico para uma memória em circuito integrado. Os conceitos básicos são os mesmos mencionados em páginas anteriores. Mas o arranjo físico é alterado, para dar uma ideia mais aproximada da disposição real dos componentes. Nesse caso considera-se que as células elementares de memória (CM) têm entrada e leitura de dados no mesmo local. Há k entradas de endereço A0, A1, ... Ak-1 que podem selecionar 2k posições.


Fig 2-I

Pela disposição em linha, cada posição de memória é chamada linha de palavra (do inglês word line). Portanto, o circuito seleção de palavras (um gerador de produtos canônicos) leva a linha endereçada ao nível 1, ativando as respectivas células.

O circuito seleção de bits permite trabalhar com os bits armazenados na linha de palavra ativa. De forma similar às linhas, com m entradas B0, B1, ..., Bm-1, é possível selecionar 2m bits. Pode-se imaginar, por exemplo, um multiplexador que comuta a entrada dados para cada célula da linha ativa. Mas deve ter outras funções para permitir as operações distintas de leitura e escrita. Esse é apenas um arranjo básico e variações devem existir.


3) Célula de Memória: princípio de operação

(Topo | Fim pág)

Um circuito simples capaz de armazenar um bit de informação é dado na Figura 3-I. São dois inversores contrapostos. A realimentação mútua mantém os valores (inversos) em cada lado enquanto houver alimentação elétrica para os circuitos dos inversores.


Fig 3-I

As chaves indicam uma comutação de acordo com o estado da linha de palavra: se é 0, elas estão abertas e o dado é mantido. Se é 1, as chaves estão fechadas e as operações de leitura ou escrita podem ser feitas pelas colunas de bits. Nota-se que as colunas de bits devem ser duplas, X e X para cada posição de bit dada na figura do tópico anterior.


4) Célula de Memória: circuito básico CMOS

(Topo | Fim pág)

O circuito da Figura 4-I é o básico anterior com a substituição das chaves e blocos inversores por circuitos reais com transistores nMOS e pMOS mencionados no segundo tópico.


Fig 4-I

Isso representa o circuito mais simples para uma célula de memória estática. Portanto, cada bit de informação requer um mínimo de 6 transistores. Por serem de acesso aleatório, as memórias estáticas são usualmente denominadas SRAM (do inglês static RAM).


5) Célula SRAM: leitura e escrita

(Topo | Fim pág)

Consideram-se as colunas complementares de bits (X e X) dotadas dos transistores pMOS T1 e T2 entre elas e a tensão da fonte Vcc. C1 e C2 são as capacitâncias parasitas das colunas.

Se a linha de palavra W está em nível 0, os transistores T5 e T6 não conduzem e o dado é mantido mantido na célula. Os capacitores C1 e C2 são carregados por T1 e T2 respectivamente.

Se a linha de palavra W vai para nível 1, os transistores T5 e T6 passam a conduzir, permitindo operações de escrita ou de leitura.


Fig 5-I

Para escrever 0 na célula, a coluna X é forçada a nível zero e, portanto, o lado esquerdo Q assume o valor 0 e o lado direito (Q) 1.

Para escrever 1, a coluna X é forçada a zero e, assim, o lado direito Q assume o valor 0 e o lado esquerdo (Q) 1.

Na operação de leitura ocorrem as situações:

a) se o valor armazenado é 1 (Q = 1 e Q = 0), Q está no mesmo potencial de X e a carga em C1 se mantém. Mas Q está com potencial perto de zero e, portanto, a carga em C2 diminui.

b) se o valor armazenado é 0 (Q = 0 e Q = 1), Q está com potencial perto de zero e a carga em C1 é reduzida. Mas Q está com mesmo potencial de X e, portanto, a carga em C2 se mantém.

Resumindo, se o valor armazenado é 1, o potencial de X é maior que o de X e vice-versa. E um amplificador diferencial alimentado por X e X pode detectar o valor.
Referências
Brophy, James J. Basic Electronics for Scientists. USA: McGraw-Hill, 1977.
U. S. Navy. Basic Electronics. Hemus, 1976.

Topo | Rev: Dez/2007