Anotações & Informações | Índice | Fim pág | Voltar |


Eletrônica Digital XXVII

| Índice do grupo | Página anterior | Próxima página |

Tópicos: 74AC151 Multiplexador de 8 Canais | 74AC138 Demultiplexador de 8 Canais | 74F280 Gerador / Verificador de Paridade de 9 bits |

Alguns exemplos de circuitos integrados comerciais que executam funções de multiplexador ou de demultiplexador, vistas nas páginas anteriores.


1) 74AC151 Multiplexador de 8 Canais

(Topo | Fim pág)

A Figura 1-I mostra o diagrama de pinos conforme datasheet do fabricante Fairchild Semiconductor. A tensão de alimentação Vcc deve estar na faixa de 2 a 6 volts. As tensões nas entradas e saídas podem variar de 0 até Vcc. Por ser um multiplex de 8 canais, dispõe de 3 (23 = 8) entradas de seleção: S0, S1 e S2. Além da saída normal Z, há uma inversa Z.


Fig 1-I

Dispõe também de uma entrada de habilitação E que, se em nível zero, mantém a saída Z em zero independente dos valores das entradas de seleção. A tabela de verdade é dada a seguir.

Tab 1-I
ES2S1S0ZZ
0ØØØ10
1000I0I0
1001I1I1
1010I2I2
1011I3I3
1100I4I4
1101I5I5
1110I6I6
1111I7I7

A Figura 1-II dá o diagrama lógico, que é basicamente o tipo comum dado na página Eletrônica digital XXXI-30, com acréscimo da entrada E e da saída inversa Z.


Fig 1-II

A função lógica pode ser escrita como: Z = E

(

I0 S0 S1 S2 + I1 S0 S1 S2 + I2 S0 S1 S2 + I3 S0 S1 S2 + I4 S0 S1 S2 + I5 S0 S1 S2 + I6 S0 S1 S2 + I7 S0 S1 S2

)

. Ou seja, a entrada de habilitação E faz um tipo de "operação" (se 1) e "não operação" (se 0).


2) 74AC138 Demultiplexador de 8 Canais

(Topo | Fim pág)

A Figura 2-I dá o diagrama de pinos do integrado. Tensões de alimentação e de sinais semelhantes às do circuito anterior. Mais detalhes podem ser vistos no datasheet do fabricante (Fairchild Semiconductor). Observa-se que as saídas são invertidas em relação aos circuitos básicos vistos na página Eletrônica Digital XXV e anterior.


Fig 2-I

Isso não altera a concepção fundamental. São apenas inversores nas saídas e o circuito é semelhante, conforme pode ser visto na Figura 2-II.

Tab 2-I
E1E2E3A0A1A2O0O1O2O3O4O5O6O7
1ØØØØØ11111111
Ø1ØØØØ11111111
ØØ0ØØØ11111111
00100001111111
00110010111111
00101011011111
00111011101111
00100111110111
00110111111011
00101111111101
00111111111110

Existem três entradas E1, E2 e E3 porque o componente foi projetado para funcionar também como decodificador.


Fig 2-II

Na operação como demultiplexador, os valores de duas entradas (exemplo: E2 e E3) são mantidos fixos e a restante é usada como entrada das sequências de dados. Tabela de verdade conforme Tabela 2-I.


3) 74F280 Gerador / Verificador de Paridade de 9 bits

(Topo | Fim pág)

Na Figura 3-I, o diagrama de pinos conforme datasheet do fabricante (Fairchild Semiconductor). Pode ser alimentado com tensão Vcc de 4,5 a 5,5 V.


Fig 3-I

Conforme já visto em outras páginas desta série, níveis lógicos 0 e 1 nos circuitos reais são representados por intervalos de tensões ou correntes. Para as entradas deste CI, tensões até 0,8 V significam valor lógico 0 e acima de 2 V (até Vcc), valor lógico 1. Diagrama lógico é exibido na Figura 3-II.


Fig 3-II

Nota-se que são circuitos tipo OU EXCLUSIVO, conforme visto na página Eletrônica Digital XXVI. Dispõe de duas saídas para as duas hipóteses mencionadas nessa página:

E: paridade par ("E" do inglês even). Assume valor 1 no caso de um número par de entradas 1 e 0 no contrário.

O: paridade ímpar ("O" do inglês odd). Assume valor 1 no caso de um número ímpar de entradas 1 e 0 no contrário. É o complemento da saída de paridade par, isto é ∑O = E.

Referências
Brophy, James J. Basic Electronics for Scientists. USA: McGraw-Hill, 1977.
U. S. Navy. Basic Electronics. Hemus, 1976.

Topo | Rev: Dez/2007