Anotações & Informações | Fim pág | Voltar |

Eletrônica Digital XIV

| Índice do grupo | Página anterior | Próxima página |

Tópicos: Flip-flop JK | Flip-flop Mestre-Escravo |

1) Flip-flop JK

(Topo | Fim pág)

A introdução das entradas CK, PR e CL ao flip-flop RS conforme tópico Entradas de Clock, Preset e Clear resulta em um circuito com um estado impossível, o que prejudica a utilização na prática. Para contornar a situação, o tipo JK é o circuito anterior com portas E de 3 entradas conforme Figura 1-I, isto é, com retorno das saídas para a terceira entrada.


Fig 1-I

Nota-se que, à direita da linha vertical tracejada, o arranjo é o mesmo do RS básico e, portanto, os valores informados na tabela de análise abaixo são os correspondentes à tabela de verdade do RS (considerando CK=1. Se nulo, não há nenhuma mudança, similar ao tópico anterior mencionado).

J K m (Qa) n (Qa) S R Q
0 0 1 0 0 0 Qa
0 0 0 1 0 0 Qa
0 1 1 0 0 0 0
0 1 0 1 0 1 0
1 0 1 0 1 0 1
1 0 0 1 0 0 1
1 1 1 0 1 0 1
1 1 0 1 0 1 0

Na primeira e sexta linhas as saídas são, conforme tabela do RS, os seus valores anteriores. E a tabela de verdade será a seguinte.

J K Q
0 0 Qa
0 1 0
1 0 1
1 1 Qa

O resultado da tabela de verdade mostra que o flip-flop JK eliminou o problema do estado impossível da configuração simples RS. Entretanto, ainda resta um outro: na maioria dos circuitos práticos, a entrada de clock é uma sucessão de pulsos conforme exemplo da Figura 1-II. Durante o intervalo T (pulso no nível 1) o flip-flop pode mudar de estado se as saídas mudarem.


Fig 1-II

Isso pode representar um inconveniente e o ideal seria um controle mais preciso, como no ponto A, transição do nível 1 para 0. A solução é dada pelo flip-flop mestre-escravo, objeto do próximo tópico.


2) Flip-flop Mestre-Escravo

(Topo | Fim pág)

A Figura 2-I dá o arranjo básico. Na realidade, são dois flip-flops em cascata, o escravo segue o mestre. Supõe-se que o clock esteja inicialmente no nível zero. Nessa condição, o bloco mestre está inativo e variações nas entradas J e K não produzem mudanças na saída.


Fig 2-I

Quando o clock passa para 1, o circuito escravo é bloqueado, mantendo a saída Q anterior. Variações nas entradas produzem variações em Qm e Qm, mas não afetam a saída porque CK é zero.

J K Q
0 0 Qa
0 1 0
1 0 1
1 1 Qa

Quando o clock passa para zero, o mestre é bloqueado e o escravo, liberado. Assim, ele assume a saída correspondente ao estado anterior à transição. E a tabela de verdade (acima) é a mesma do tipo anterior, considerando que as mudanças só ocorrem nas transições de 1 para 0 do clock.
Referências
Brophy, James J. Basic Electronics for Scientists. USA: McGraw-Hill, 1977.
U. S. Navy. Basic Electronics. Hemus, 1976.

Topo | Rev: Dez/2007