Anotações & Informações | Índice | Fim pág | Voltar |


Eletrônica Digital XIII

| Índice do grupo | Página anterior | Próxima página |

Tópicos: Lógica Combinatória e Lógica Sequencial | Bloco Elementar da Lógica Sequencial | Flip-flop RS Básico | Entradas de Clock, Preset e Clear |


1) Lógica Combinatória e Lógica Sequencial

(Topo | Fim pág)

O esquema da Figura 1-I é um circuito lógico combinatório porque o valor da saída depende apenas da combinação de valores das entradas. Como igualdade booleana, é dado por S = (A · B) · (C + D). Exemplo: se, no circuito mencionado, a combinação das entradas ABCD for 1100, a saída será sempre 0.


Fig 1-I

Circuitos combinatórios permitem funções como decodificação, soma, subtração e muitas outras. Entretanto, funções mais avançadas (que dependem de tempo, memorização, etc) não podem ser implementadas com eles. Num circuito sequencial, o valor de uma saída depende não somente da combinação de valores das entradas, mas também do valor anterior, isto é, o valor que a saída tinha antes da aplicação da combinação de valores nas entradas (em algumas publicações, é usado o termo "combinacional" no lugar de combinatório).


2) Bloco Elementar da Lógica Sequencial

(Topo | Fim pág)

O bloco elementar da lógica sequencial é conhecido pelo seu nome em inglês, flip-flop. Por definição, um flip-flop é um bloco que, conforme Figura 2-I, contém:

• duas entradas principais, 1 e 2

• uma entrada de controle (clock), CK

• duas saídas complementares, Q e Q

• uma entrada de pré-ajuste (preset), PR (opcional)

• uma entrada de apagamento (clear ou reset), CL (opcional)


Fig 2-I

As entradas de controle, pré-ajuste e apagamento serão, a partir de agora, mencionadas pelo seus nomes em inglês por ser prática usual da área.

Existem vários tipos de flip-flops, cuja distinção se faz pelas letras que representam as entradas 1 e 2.


3) Flip-flop RS Básico

(Topo | Fim pág)

No arranjo da Figura 3-I, duas portas NÃO E são interligadas por uma realimentação que faz a saída depender dos valores das entradas e do valor que ela tinha antes da aplicação desses valores nas entradas. Para análise, monta-se uma tabela de todos os valores possíveis das entradas e os valores possíveis das saídas antes da aplicação das entradas. Os valores anteriores das saídas são simbolizados por Qa e Qa.


Fig 3-I

A análise começa pela suposição que, no momento da aplicação dos valores das entradas, os valores Qa e Qa estão presentes nas saídas.

Nos casos 0 e 1 (S=0 e R=0), os valores das saídas são iguais aos seus anteriores.

Nos casos 2 e 3 (S=0 e R=1), a situação 3 é impossível (Q não pode ser igual a Q) e pode-se concluir que a saída será forçada para a situação estável (Q=0 e Q=1).

Pelo mesmo motivo, pode-se concluir que, nos casos 4 e 5 (S=1 e R=0), a saída será Q=1 e Q=0.

S R a
(S)
b
(Qa)
c
(a.b)
d
(Qa)
e
(R)
f
(d.e)
Qa Qa Q
(c)
Q
(f)
0 0 0 1 1 1 0 1 0 0 1 0 1
1 0 0 1 0 0 1 1 1 1 0 1 0
2 0 1 1 1 1 0 0 0 0 1 0 1
3 0 1 1 0 0 1 0 0 1 0 1 1
4 1 0 0 1 0 0 1 0 0 1 1 1
5 1 0 0 0 0 1 1 1 1 0 1 0
6 1 1 0 1 0 0 0 0 0 1 1 1
7 1 1 0 0 0 1 0 0 1 0 1 1

Nos casos 6 e 7 (S=1 e R=1), não há situação estável e são condições impossíveis para este tipo de circuito.

S R Q
0 0 Qa
0 1 0
1 0 1
1 1

A tabela de verdade para o flip-flop assim construído é dada acima. O asterisco (∗) indica uma situação impossível ou não permitida.


4) Entradas de Clock, Preset e Clear

(Topo | Fim pág)

Circuitos sequenciais recebem em geral informações que mudam com o tempo. Portanto, é conveniente uma forma de controlar o recebimento desses dados. Na Figura 4-I, duas portas E foram inseridas nas entradas do flip-flop do circuito anterior, formando uma entrada de clock.


Fig 4-I

Se a entrada de clock for 0, ocorre sempre g=0 e h=0, independente dos valores de S e R. Essa condição equivale aos casos 1 e 2 anteriores e as saídas permanecem nos seus valores prévios.

Se a entrada de clock for 1, ocorre g=S e h=R e o circuito se comporta como o do tópico anterior, com a mesma tabela de verdade e o mesmo estado impossível. Assim, a entrada de clock comanda a operação do bloco.


Fig 4-II

Na Figura 4-II foram adicionadas as entradas preset (PR) e clear (CL). Se ambas forem iguais a 1, o flip-flop opera sem qualquer alteração. Estando a entrada clock em zero, a saída Q assume valor 1 se preset for 0 e 0 se clear for 0. Ou seja, essas entradas permitem definir um valor da saída de forma independente das demais, o que pode ser útil em muitos circuitos. Os valores de PR e CL não podem ser simultaneamente nulos, pois seria uma condição inválida (Q só pode ter um valor).
Referências
Brophy, James J. Basic Electronics for Scientists. USA: McGraw-Hill, 1977.
U. S. Navy. Basic Electronics. Hemus, 1976.

Topo | Rev: Dez/2007